검색 - IT세상을 바꾸는 힘 지디넷코리아

ZDNet 검색 페이지

'DTCO'통합검색 결과 입니다. (4건)

"개발기간 9개월로 단축"… 삼성 파운드리, 2나노·DTCO로 AI칩 승부수

삼성전자 파운드리 사업부가 팹리스 고객이 칩 제조사를 고를 때 가장 중시하는 공정 경쟁력, 개발속도, 인프라 준비 3대 수요를 정조준한 맞춤형 솔루션으로 인공지능(AI) 반도체 생태계 주도권 확보에 나섰다. 김낙신 삼성전자 파운드리 사업부 SAFE-IP그룹 그룹장은 15일 'IP-SoC 데이 코리아 2026'에서 맞춤형 전략과 함께 주요 고객사 성공 사례를 공유했다. 김 그룹장은 "AI 패러다임 전환으로 릴리스 속도가 빨라지면서 고객사는 1년 안에 새로운 칩을 만들어야 하는 상황에 직면했다"며 "삼성 파운드리는 고객의 3대 핵심 수요를 완벽히 지원하는 맞춤형 솔루션으로 생태계 주도권을 확보하고 있다"고 강조했다. IP-SoC 데이는 반도체 설계자산(IP) 마켓플레이스를 운영하는 디자인&리유즈(D&R)에서 개최하는 컨퍼런스다. 매년 한국, 미국, 중국, 유럽 등에서 열린다. 공정·속도·인프라 3박자 갖춘 맞춤형 솔루션 삼성 파운드리는 설계기술 공정 최적화(DTCO)를 앞세울 계획이다. 향후 2년 내 양산이 목표인 2nm(나노미터, 10억분의 1m) 공정과 2029년 양산을 준비 중인 1.4나노를 통해 공정 경쟁력을 강화해 공략하는 것이다. 김 그룹장은 "선단 공정으로 갈수록 트랜지스터 자체 개선보다 DTCO를 통한 성능 향상 비중이 커지고 있다"며 "최소한의 금속층만으로 설계를 최적화하는 혁신적 디자인 플로를 통해 고객이 자사 애플리케이션에 맞게 성능을 조정할 수 있고, 이를 통해 최대 30% 파워 개선을 달성했다"고 설명했다. 이어 "여기에 AI 가속기용 커스텀 S램을 적용하면 포트 구성에 따라 최대 2배까지 성능·전력·면적(PPA) 개선 효과를 볼 수 있다"고 덧붙였다. 설계 병목도 해소해 개발 가속화를 돕는다. 삼성 파운드리는 공정 미세화와 함께 늘어나는 튜닝 옵션을 효율적으로 관리하도록 자동화 스크립트 세트 'PPA 패키지'를 제공한다. 이를 통해 적은 반복만으로 목표 성능에 도달할 수 있다. 케이던스, 시놉시스와 함께 개발한 AI 기반 마이그레이션 툴을 적용하면 기존 설계를 새 공정으로 전환하는 시간을 최대 64%까지 단축할 수 있다는 게 김 그룹장 설명이다. 고객이 공정을 선택하는 즉시 설계에 착수할 수 있는 환경도 구축한다. 김 그룹장은 "AI 칩 설계 시 S램 요구량이 폭증하는 추세에 맞춰 S램 포트폴리오를 지난해 대비 60% 이상 늘려 올해 121개까지 확대했다"며 "차세대 고속 인터페이스 IP도 선단 공정부터 성숙 공정까지 선제적으로 준비해 고객 선택지를 넓혔다"고 말했다. 이론을 현실로 증명한 3대 성공 사례 삼성 파운드리는 맞춤형 솔루션이 실제 시장 성과로 이어지고 있다며 주요 고객사 세 가지 성공사례를 공유했다. 첫 번째는 국내 대표 AI 가속기 기업 사례다. 삼성의 4나노 공정을 활용해 고대역폭메모리(HBM), 신경망처리장치(NPU) 등 다수의 다이를 실리콘 인터포저 위에 집적한 멀티다이 제품이다. 총체적인 전력·신호 무결성(PI/SI) 솔루션 지원으로 전력 효율을 최적화하며 현재 양산 중이다. 김 그룹장이 밝히진 않았지만, 해당 기업은 리벨리온으로 추정된다. 두 번째는 거대한 칩 면적을 가진 그록의 초대형 LPU 가속기 사례다. 700㎟ 이상 대형 다이에 4GB 이상 맞춤형 S램을 집적하면서도 안정적인 수율을 확보하는 난제를 해결했다. 고속 인터페이스 IP 브링업과 로직 리던던시 기술을 통해 수율과 목표 성능(PPA)을 모두 잡았다. 해당 사례 주인공은 엔비디아에 인수된 그록으로 보인다. 세 번째는 차세대 자율주행 시장을 이끄는 2나노 차량용 칩이다. 통상 2~3년이 걸리는 개발기간을 9개월로 단축하는 데 성공했다. 설계 마이그레이션 솔루션과 초기 PPA 분석, AI·머신러닝 기반 자동화 플랫폼을 총동원해 초고속 테이프아웃을 이뤘다. 해당 기업은 미국 테슬라로 추정된다. 김 그룹장은 "혁신적인 개발기간 단축은 단순 우연이 아니라 삼성 파운드리의 철저한 인프라 준비와 세이프 에코시스템 파트너들과 긴밀한 협력이 만든 결과"라고 강조했다.

2026.09.15 12:33전화평 기자

삼성 파운드리, AI 시대 '넥서스' 선언…"2나노·HBM4로 생태계 주도"

"인공지능(AI)의 대전환 시대, 삼성 파운드리는 제품과 인프라, 고객과 파트너를 연결하는 '넥서스(Nexus)'로 진화할 것입니다." 신종신 삼성전자 디자인플랫폼(DP) 개발실장(부사장)이 1일 서울 강남 서초사옥에서 열린 SAFE(Samsung Advanced Foundry Ecosystem) 포럼 기조연설에서 이처럼 밝혔다. '넥서스'란 서로 다른 것들을 하나로 묶는 중심이자 연결고리를 뜻한다. 신 부사장은 "과거 메모리 반도체는 단일 기업이 완제품을 뚝딱 만들 수 있었지만, 오늘날 고성능 AI 로직(연산) 칩은 팹리스(설계기업)부터 파운드리(위탁생산)까지 수많은 파트너의 긴밀한 연결 없이는 구현이 불가능하다"며 "생각하는 실리콘(AI)을 완성하려면 로직 칩 설계와 이를 만드는 파운드리 역할이 가장 중요하다"고 설명했다. 신 부사장은 이를 위해 ▲공정 미세화 ▲차세대 메모리 결합 ▲설계 생태계 혁신 등 3가지 청사진을 제시했다. 미세 공정 한계 넘는 '설계·제조 최적화'와 HBM4 시너지 청사진의 첫 번째 축은 최첨단 반도체 제조 공정 로드맵 구체화와 'DTCO(Design-Technology Co-Optimization)' 기술 극대화다. 신 부사장은 "가장 앞선 1.4nm(나노미터, 10억분의 1m) 공정(SF1.4)은 2029년 양산을 목표로 순조롭게 개발 중이고, 수율과 성능을 한층 더 끌어올린 개량형 노드 SF1.4 플러스는 2030년에 선보일 예정"이라고 타임라인을 공식화했다. 시장 수요가 높은 2나노 공정 역시 2027년에서 2028년 사이 성능 개량 버전인 SF2P 플러스로 전환되고, 이후 후속 공정 SF2X로 진화한다. SF2X는 SF2P, SF2P 플러스와 IP 호환성을 유지하는 차세대 공정이다. 공정 미세화의 물리적 한계는 DTCO로 극복할 계획이다. DTCO는 설계와 제조 공정을 동시에 맞물려 최적화하는 기술이다. 신 부사장은 "2나노 공정의 경우 전력 소모를 26% 줄였는데, 개선 효과 절반 이상이 DTCO 덕분"이라며 "세대가 지날수록 성능 향상의 거의 대부분을 DTCO가 차지할 것"이라고 전망했다. 아울러 AI 칩의 필수요소인 S램을 세계 최소형 크기로 구현해 고밀도 데이터 저장 능력을 확보했다. 두 번째 축은 로직과 메모리의 통합이다. 차세대 초고속 AI 메모리인 6세대 고대역폭메모리(HBM4)는 칩의 밑바탕인 베이스 다이 역할이 중요한데, 삼성은 이를 자사 4나노 공정(SF4X)으로 만들고 있다. 신 부사장은 "메모리 사업부와 긴밀한 협력 덕분에 초당 10기가비트(Gbps) 속도에서도 아주 깨끗한 신호를 확인했고, 최대 11.7Gbps까지 안정적으로 속도를 높일 수 있는 기술 여유(마진)를 충분히 확보했다"고 자신했다. 특히 칩과 칩을 연결할 때 기존 수작업 중심의 아날로그 방식 설계 때문에 오래 걸렸던 검증 작업도 바꿨다. 3D 'D램 파이(D램 PHY)'라는 디지털 자동화 방식을 개발해 고객들의 칩 설계와 시뮬레이션 시간을 단축할 계획이다. "지원군 없인 제품도 없다"… 2026년 설계 플랫폼 대혁신 세 번째 축은 디자인하우스, IP 기업 등 파트너 생태계 강화다. 신 부사장은 "당사의 모든 노력도 결국 에코(생태계)가 없이는 완제품으로 탄생할 수 없다"며 IP(설계자산) 파트너와 협력을 거듭 강조했다. 삼성 파운드리는 현재 4나노 IP를 확충하는 것은 물론, 수많은 신규 IP를 차세대 2나노 공정 기반으로 개발하고 있다. 하나의 설계 기능이라도 여러 파트너 IP를 확보해 고객 선택지를 넓힌다는 전략이다. 고객과 파트너가 삼성 파운드리 자산을 더 쉽게 이용하도록 소통 플랫폼인 B2B 웹사이트 '커넥트(Connect)'도 2026년을 기점으로 완전히 탈바꿈한다. 신 부사장은 "사용자가 한눈에 알아보기 쉽도록 화면(UI·UX)을 직관적으로 개편하고, 실시간 대응이 가능한 AI 챗봇과 강력한 문서 검색 기능을 새롭게 도입할 것"이라고 밝혔다.

2026.07.01 12:20전화평 기자

AI 연산 폭증에 반도체 새 판 짠다…삼성 'DTCO', SK '풀스택 메모리'

인공지능(AI)의 폭발적 성장이 반도체 산업의 판도를 흔들고 있다. 데이터센터부터 모바일 기기까지 AI 연산 수요가 기하급수적으로 늘어나면서, 반도체 업계는 설계 최적화와 메모리 혁신을 해법으로 제시하고 있다. 11일 업계에 따르면 삼성전자와 SK하이닉스는 최근 서울 롯데호텔월드에서 개최된 '케이던스라이브 코리아 2025(CadenceLIVE Korea 2025)'에서 AI 시대 대응 방안을 제시했다. 삼성전자, AI 시대의 한계를 뛰어넘기 위한 기술 'DTCO' 먼저 백상훈 삼성전자 부사장은 DTCO(Design-Technology Co-Optimization)를 AI 시대의 한계를 뛰어넘기 위한 기술 대안으로 발표했다. DTCO는 반도체 설계와 공정 기술을 동시에 최적화해 PPA(전력·성능·면적), 생산 수율, 제조 비용 등 반도체 칩의 성능을 극대화하는 기술이다. 단순 설계 개선을 넘어 설계와 공정 기술을 하나의 유기체처럼 함께 최적화하는 게 필수다. 설계 과정에서 발생하는 문제점을 공정 단계에서 예측하고, 공정 기술 발전을 고려해 설계를 개선하는 상호 협력 과정이 중요하다. 발표에 따르면 DTCO의 핵심은 하이퍼셀(Hyper cell), 퓨전셀(Fusion cell) 등 차세대 셀 구조다. 하이퍼셀은 인접 채널을 병합해 고밀도 셀에서 발생하는 속도 저하 문제를 해결한다. 물리적으로는 면적 효율성을 유지하면서도 전류 구동 능력(Ion)을 개선할 수 있다. 퓨전셀은 서로 다른 특성을 가진 셀 구조를 통합(Fusion)해 상황에 따라 성능과 전력을 동시에 최적화하는 방식이다. 설계자가 공정 노드 내에서 고성능(HP)셀과 저전력(ULP)셀을 별도 선택할 필요 없이, 융합된 셀 라이브러리를 통해 균형 잡힌 설계가 가능해진다. 백 부사장은 “설계와 공정을 유기적으로 결합하는 DTCO 방식이 전력·성능·면적(PPA) 문제를 동시에 풀어낼 수 있는 해법”이라고 강조했다. 그러면서 "케이던스와의 협업을 통해 이 기술이 실제 제품에서 성과를 내고 있다"고 전했다. SK하이닉스, 풀스택 메모리로 AI 미래 설계 오늘날 AI 산업은 훈련 단계에서 추론 단계로 빠르게 이동하고 있다. 이에 따라 메모리는 단순한 저장 수단을 넘어, 고성능과 전력 효율을 동시에 만족시켜야 하는 핵심 인프라로 자리매김했다. SK하이닉스는 풀스택 메모리 포트폴리오로 이 같은 AI 환경 전반에 대응한다는 전략이다. 발표자로 나선 김천성 SK하이닉스 사장은 HBM(고대역폭메모리), D램, SSD까지 아우르는 풀스택 메모리 포트폴리오를 공개하며, AI 학습뿐 아니라 추론 환경에서도 효율적이고 확장성 높은 솔루션을 제공하겠다고 밝혔다. 그는 “AI 산업이 AI 학습에서 추론으로 빠르게 전환됨에 따라 메모리 기술의 진화가 필수적”이라고 전하며 “SK하이닉스의 스토리지 솔루션은 AI 추론 시나리오에서 데이터 집약적인 워크로드에 빠르고 안정적으로 액세스할 수 있도록 설계되어 있다”고 자신했다. 특히 HBM과 스토리지 SSD의 역할에 대해 강조했다. HBM이 전력 효율과 데이터 처리 속도라는 구조적 장점을 통해 고객 요구를 충족할 수 있다는 주장이다. 스토리지 SSD 등 스토리지 기술은 AI 추론 워크로드에서 요구되는 데이터 집약적인 연산 처리를 가능한 빠르고 안정적으로 지원하는 역할을 담당할 것으로 기대했다. 한편 행사에는 삼성전자 파운드리(위탁생산) 관계사인 가온칩스, 세미파이브, 코아시아 등 디자인하우스들도 참가했다. 이들 업체는 부스를 통해 고객과 만났다. 특히 코아시아의 경우 연사로 참가해 칩렛, SiP(시스템인패키지) 등에 대한 회사의 기술력을 소개했다.

2025.09.11 15:16전화평 기자

2나노에 묶인 삼성 '엑시노스' 로드맵…최적화가 성패 가른다

향후 2~3년간 삼성전자의 자체 모바일 애플리케이션 프로세서(AP)인 '엑시노스' 개발 방향에 큰 변화가 생길 전망이다. 삼성전자가 당초 오는 2027년 1.4나노미터(nm) 공정을 양산하겠다는 계획을 일시 보류했기 때문이다. 엑시노스는 삼성전자의 차세대 공정을 가장 먼저 사용하는 제품으로, 삼성 파운드리 공정 로드맵의 변화에 가장 민감하게 대응할 수밖에 없다. 실제로 엑시노스를 설계하는 시스템LSI사업부는 향후 스텝을 면밀히 고민하고 있는 것으로 알려졌다. 1일 업계에 따르면 삼성전자 시스템LSI 사업부는 차세대 모바일 AP 개발에서 2나노 공정 최적화에 중점을 둘 것으로 분석된다. 삼성, 1.4나노 공정 연기…차세대 '엑시노스'도 2나노 채택 지속 모바일 AP는 스마트폰 등 IT 기기의 두뇌 역할을 담당하는 칩으로, CPU·GPU·메모리 등 고성능 시스템반도체를 동시에 집적한다. 삼성전자는 시스템반도체를 설계하는 시스템LSI 사업부를 통해 자체 모바일 AP인 '엑시노스' 시리즈를 개발해 왔다. 모바일 AP는 최선단 파운드리 공정을 가장 빠르게 적용하는 반도체이기도 하다. 엑시노스의 경우 삼성전자 파운드리 사업부가 양산을 전담한다. 올 하반기에는 1세대 2나노(SF2) 공정 기반의 '엑시노스 2600'를 양산할 예정으로, 내년 1분기 출시 예정인 '갤럭시S26'가 핵심 적용처다. 나아가 시스템LSI 사업부는 차세대 AP 개발을 구상하고 있다. 삼성 파운드리의 공정 로드맵에 맞춰, 내년에는 2세대 2나노인 'SF2P' 공정을 활용한다. 다만 차차세대 AP 제품부터는 전략 수정이 불가피하다. 당초 삼성 파운드리는 오는 2027년께 1.4나노 공정인 'SF1.4'를 양산화할 계획이었다. 그러나 최근 최선단 파운드리 공정 개발에 난항을 겪으면서, 이를 늦추기로 했다. 업계에서는 빨라야 오는 2028~2029년에 1.4나노 공정이 양산될 것으로 보고 있다. 일례로 삼성전자는 이달 초 미국에서 진행한 'SAFE(Samsung Advanced Foundry Ecosystem) 포럼 2025'에서 고객사 및 협력사에 "차세대 공정 개발을 우선하기보다는 2나노, 4나노 등 기존 공정을 안정화하고 수율을 개선하는 데 집중할 것"이라는 뜻을 전달한 바 있다. 반도체 업계 관계자는 "통상 삼성 시스템LSI의 모바일 AP 개발 계획은 삼성 파운드리 로드맵과 연동되는 구조기 때문에, 중장기적으로 전략을 새롭게 구상해야 할 것"이라며 "삼성 파운드리가 1.4나노 대신 2나노 공정 고도화에 집중하면, 차세대 엑시노스 역시 2나노 공정을 지속 활용해야 한다"고 설명했다. 한계 다다른 공정 미세화…최적화가 미래 모바일 AP 시장 좌우 이에 따라 삼성전자는 향후 2~3년간 모바일 프로세서를 위한 신규 2나노 공정 개발에 집중할 것으로 전망된다. 삼성전자는 2027년에 SF2A·SF2Z 등 신공정을 내놓을 계획이지만, 이들 공정은 모바일 프로세서에 적합한 공정은 아니다. 전자는 차량용 반도체, 후자는 서버 및 HPC(고성능컴퓨팅) 분야가 주요 타겟이다. SF2Z의 경우 전력 공급선을 칩 후면에 배치하는 BSPDN(후면전력공급) 기술이 적용되는데, 비용에 민감한 모바일 AP에 적용하기엔 무리가 있다는 평가다. 업계 또 다른 관계자는 "스마트폰 가격은 크게 상승하지 못하는 반면, 최선단 파운드리 공정은 가격이 크게 뛰기 때문에 모바일 프로세서의 성능을 무작정 높이는 방향은 한계를 맞고 있다"며 "중기적으로는 2나노 공정에서 'DTCO(설계 기술 공동 최적화)'를 얼마나 잘 이뤄내는지가 모바일 AP 시장의 성패를 결정하게 될 것"이라고 말했다. DTCO는 반도체 설계와 제조 공정 기술 간의 최적화를 뜻한다. 기술적 성숙도가 낮은 최선단 공정에서 더 중요한 의미를 가진다.

2025.07.01 10:02장경윤 기자