1T-SRAM

1T-SRAM és una tecnologia de memòria d'accés aleatori pseudoestàtica (PSRAM) introduïda per MoSys, Inc. el setembre de 1998, que ofereix una alternativa d'alta densitat a la memòria d'accés aleatori estàtica tradicional (SRAM) en aplicacions de memòria integrades. Mosys utilitza una cel·la d'emmagatzematge d'un sol transistor (cel·la de bit) com la memòria d'accés aleatori dinàmica (DRAM), però envolta la cel·la de bit amb circuits de control que fan que la memòria sigui funcionalment equivalent a la SRAM (el controlador amaga totes les operacions específiques de la DRAM, com ara la precàrrega i l'actualització). 1T-SRAM (i PSRAM en general) té una interfície SRAM d'un sol cicle estàndard i apareix a la lògica circumdant igual que ho faria una SRAM.^[1]

A causa de la seva cel·la d'un bit de transistor, la 1T-SRAM és més petita que la SRAM convencional (de sis transistors o "6T"), i més semblant en mida i densitat a la DRAM integrada (eDRAM). Al mateix temps, la 1T-SRAM té un rendiment comparable a la SRAM a densitats de diversos megabits, utilitza menys energia que l'eDRAM i es fabrica en un procés lògic CMOS estàndard com la SRAM convencional.^[2]

MoSys comercialitza 1T-SRAM com a IP física per a ús integrat (on-die) en aplicacions System-on-a-chip (SOC). Està disponible en una varietat de processos de foneria, com ara Chartered, SMIC, TSMC i UMC. Alguns enginyers utilitzen els termes 1T-SRAM i "DRAM integrada" indistintament, ja que algunes foneries proporcionen la 1T-SRAM de MoSys com a "eDRAM". Tanmateix, altres foneries proporcionen 1T-SRAM com una oferta diferent.^[2]

La SRAM 1T es construeix com una matriu de bancs petits (normalment 128 files × 256 bits/fila, 32 kilobits en total) acoblats a una memòria cau SRAM de la mida d'un banc i un controlador intel·ligent. Tot i que no és eficient en termes d'espai en comparació amb la DRAM normal, les línies de paraula curtes permeten velocitats molt més altes, de manera que la matriu pot fer una detecció i precàrrega completa (cicle RAS) per accés, proporcionant un accés aleatori d'alta velocitat. Cada accés és a un banc, permetent que els bancs no utilitzats s'actualitzin al mateix temps. A més, cada fila llegida del banc actiu es copia a la memòria cau SRAM de la mida d'un banc. En cas d'accessos repetits a un banc, que no permetrien temps per a cicles d'actualització, hi ha dues opcions: o bé els accessos són tots a files diferents, en aquest cas totes les files s'actualitzaran automàticament, o bé s'accedeix a algunes files repetidament. En aquest darrer cas, la memòria cau proporciona les dades i permet temps perquè s'actualitzi una fila no utilitzada del banc actiu.^[3]

Hi ha hagut quatre generacions de 1T-SRAM:

Original 1T-SRAM

Aproximadament la meitat de la mida de la 6T-SRAM, menys de la meitat de la potència.

1T-SRAM-M

Variant amb un consum d'energia més baix en espera, per a aplicacions com ara telèfons mòbils.

1T-SRAM-R

Incorpora ECC per a taxes d'error suaus més baixes. Per evitar una penalització d'àrea, utilitza cel·les de bits més petites, que tenen una taxa d'error inherentment més alta, però l'ECC ho compensa amb escreix.

1T-SRAM-Q

Aquesta versió de "quad-density" utilitza un procés de fabricació lleugerament no estàndard per produir un condensador plegat més petit, cosa que permet reduir la mida de la memòria a la meitat amb 1T-SRAM-R. Això augmenta lleugerament els costos de producció de les oblies, però no interfereix amb la fabricació de transistors lògics com ho fa la construcció convencional de condensadors DRAM.^[4]

La 1T-SRAM té una velocitat comparable a la 6T-SRAM (a densitats de diversos megabits). Té una velocitat significativament més ràpida que la eDRAM, i la variant de "quad-density" és només lleugerament més gran (es diu que és del 10 al 15%). En la majoria dels processos de foneria, els dissenys amb eDRAM requereixen màscares i passos de processament addicionals (i costosos), cosa que compensa el cost d'una matriu 1T-SRAM més gran. A més, alguns d'aquests passos requereixen temperatures molt altes i han de tenir lloc després que es formin els transistors lògics, cosa que pot danyar-los.

La 1T-SRAM també està disponible en forma de dispositiu (IC). La GameCube va ser el primer sistema de videojocs a utilitzar 1T-SRAM com a emmagatzematge de memòria principal; la GameCube posseeix diversos dispositius 1T-SRAM dedicats. La 1T-SRAM també s'utilitza a la successora de la GameCube, la Wii.

Això no és el mateix que la DRAM 1T, que és una cel·la DRAM "sense condensador" construïda utilitzant el condensador de canal paràsit dels transistors SOI en lloc d'un condensador discret.

MoSys afirma que les mides següents per a les matrius 1T-SRAM:

Cel·la de bits 1T-SRAM (μm²/bit o mm²/Mbit)

La patent dels EUA 7.146.454 "Ocultació de l'actualització en l'arquitectura 1T-SRAM"* (de Cypress Semiconductor) descriu un sistema similar per ocultar l'actualització de la DRAM mitjançant una memòria cau SRAM.