WikiChip

@WikiChip

The official WikiChip Twitter account. Hardware (logic), computer architectures, & semiconductor engineering. Technical.

New York, NY
en.wikichip.org
เข้าร่วมเมื่อ พฤศจิกายน 2559
4 รูปภาพหรือวิดีโอ รูปถ่ายและวิดีโอ

ทวีต

คุณได้บล็อค @WikiChip

คุณแน่ใจหรือไม่ว่าต้องการดูทวีตเหล่านี้ การดูทวีตเหล่านี้ไม่ถือเป็นการยกเลิกการบล็อค @WikiChip

  1. 26 พ.ค.

    Building on the A78, Arm launches the Cortex-X1, their most powerful Cortex CPU. Relying on early input from customers, the X-series relaxes the traditional PPA constraints of the Cortex-A series, allowing for a beefier design with higher performance.

    12 รีทวีต 36 ชื่นชอบ
    แ���ดงเธรดนี้
    แสดงเธรดนี้
    ยกเลิก
  2. 26 พ.ค.

    Arm introduces the Cortex-A78, formerly the Hercules microarchitecture, for next-generation smartphones and mobile devices - doubling down on efficiency.

    2 ตอบกลับ 16 รีทวีต 67 ชื่นชอบ
    แสดงเธรดนี้
    แสดงเธรดนี้
    ยกเลิก
  3. 23 พ.ค.

    IBM releases Power ISA v3.1. Among the new instructions, there is new bfloat16 support, new reduced-precision outer-product operations including 4-bit integers, and new instruction prefixes. IBM plans on presenting POWER10 at Hot Chips 32.

    26 รีทวีต 55 ชื่นชอบ
    ยกเลิก
  4. 17 พ.ค.

    Intel's two major advanced packaging technologies are EMIB (2.5D) and Foveros (3D). ODI is a new family of technologies that bridges the gap between the two by providing the flexibility of an EMIB in 3D with additional benefits of thermal & power. Details:

    1 ตอบกลับ 18 รีทวีต 65 ชื่นชอบ
    ยกเลิก
  5. 15 พ.ค.

    Our SX-Aurora microarchitecture page has also been updated.

    2 รีทวีต 10 ชื่นชอบ
    แสดงเธรดนี้
    แสดงเธรดนี้
    ยกเลิก
  6. 15 พ.ค.

    NEC readies 2nd-generation Vector Engine, Type 20, offering higher memory bandwidth and a few more vector cores.

    2 ตอบกลับ 8 รีทวีต 29 ชื่นชอบ
    แสดงเธรดนี้
    แสดงเธรดนี้
    ยกเลิก
  7. 15 พ.ค.

    TSMC announces its intention to build and operate an advanced 5-nanometer fab in Arizona. The company plans to pour $12B into the project.

    3 ตอบกลับ 33 รีทวีต 94 ชื่นชอบ
    ยกเลิก
  8. 13 พ.ค.

    Intel introduces new entry-level Comet Lake Xeon W processors

    1 ตอบกลับ 1 รีทวีต 7 ชื่นชอบ
    แสดงเธรดนี้
    แสดงเธรดนี้
    ยกเลิก
  9. 13 พ.ค.

    Intel launches new 10th generation Comet Lake vPro Processors

    2 ตอบกลับ 5 รีทวีต 13 ชื่นชอบ
    แสดงเธรดนี้
    แสดงเธรดนี้
    ยกเลิก
  10. 30 เม.ย.

    Intel launches 10th Generation Core desktop processors, formerly code name Comet Lake. The new lineup brings 22 new chips with up to 10 cores and 20 threads with turbo frequencies of up to 5.3 GHz.

    7 รีทวีต 29 ชื่นชอบ
    ยกเลิก
  11. 17 เม.ย.

    TSMC ramps its 5-nanometer node with good yield and discloses key 3-nanometer (N3) details. N3 will be a full node jump over N5 and is expected to offer over a quarter-billion transistors per each mm² of silicon. More details:

    3 ตอบกลับ 64 รีทวีต 149 ชื่นชอบ
    ยกเลิก
  12. 11 เม.ย.

    Ranovus launches its Odin Platform: multi-wavelength Quantum Dot Laser (QDL) silicon photonic engine - 800Gbps to 3.2Tbps single-chip engine as well as co-packaged optics scaling up to 51.2Tbps for next-gen DC switches and other HPC apps.

    16 รีทวีต 59 ชื่นชอบ
    ยกเลิก
  13. 5 เม.ย.

    A look at Lakefield: Intel's new mobile-class heterogeneous penta-core SoC. Built using two dies 3D-stacked using Intel's Foveros packaging technology and integrating close to 5 billion transistors, here are the full details:

    4 ตอบกลับ 28 รีทวีต 80 ชื่นชอบ
    ยกเลิก
  14. 21 มี.ค.

    TSMC details its 5-nanometer node for mobile and HPC applications. The process features the industry’s highest density transistors with a high-mobility channel and highest-density SRAM cells.

    2 ตอบกลับ 57 รีทวีต 128 ชื่นชอบ
    ยกเลิก
  15. 8 มี.ค.

    IBM doubles its 14-nanometer eDRAM density, enabling the packing of hundreds of additional megabytes of cache on the latest z15 microprocessor and system controller.

    3 ตอบกลับ 31 รีทวีต 64 ชื่นชอบ
    ยกเลิก
  16. 3 มี.ค.

    TSMC announces an enhancement to its CoWoS packaging technology with support for up to 2x the reticle size. The new technology is ready for next-generation 5-nanometer HPC applications.

    17 รีทวีต 36 ชื่นชอบ
    ยกเลิก
  17. 1 มี.ค.

    CEA-Leti demonstrates a high-performance microprocessor architecture with a 96-core MIPS processor built with six chiplets 3D-stacked on an active interposer die.

    20 รีทวีต 46 ชื่นชอบ
    ยกเลิก
  18. 27 ก.พ.

    Intel refreshes its second-generation Xeon Scalable lineup mid-cycle with new mainstream dual-socket CPUs, improving performance-per-dollar by as much as 2x over original SKUs.

    4 รีทวีต 15 ชื่นชอบ
    ยกเลิก
  19. 23 ก.พ.

    A look at AMD's Radeon RX 5700 GPU built on a 7-nanometer process based on the new Navi microarchitecture and RDNA graphics architecture.

    1 ตอบกลับ 28 รีทวีต 77 ชื่นชอบ
    ยกเลิก
  20. 22 ก.พ.

    Last week, Glenn Henry, Centaur co-founder and CHA's NPU architect, presented the NPU design at Stanford's EE380 class. You can watch the talk here:

    2 ตอบกลับ 10 รีทวีต 28 ชื่นชอบ
    แสดงเธรดนี้
    แสดงเธรดนี้
    ยกเลิก

@WikiChip ยังไม่ได้เริ่มทวีตเลย

การโหลดข้อมูลอาจต้องใช้เวลาสักครู่

ทวิตเตอร์อาจรองรับปริมาณผู้เข้าใช้ไม่ไหวหรืออาจมีอาการสะดุดนิดหน่อย ลองใหม่อีกครั้ง หรือลองดูที่ สถานะของทวิตเตอร์ สําหรับข้อมูลเพิ่มเติม

    คุณยังอาจถูกใจ

    ·